

文章编号: 1672-2892(2012)02-0213-04

一种磁通门传感器的选频放大电路设计

崔智军

(安康学院, 陕西 安康 725000)

摘 要: 由单个运放和电阻、电容网络构成的传统磁传感器信号处理电路中的选频放大电路是一种多环反馈型带通滤波器, 其拥有电路结构简单、可靠性高、成本低等特点, 但由于电路中电阻、电容的值较大, 不易于集成。基于将磁通门传感器微型化的目的, 在已有的 Hspice 磁通门探头信号产生模型的基础上, 提出了一种由双二阶模块级联的开关电容带通滤波器来实现选频放大的方法, 运用互补开关技术和动态范围定标技术, 提高了滤波器的精度。利用 Hspice 进行仿真验证, 结果表明: 3 V 供电电压下, 与用 CMOS 技术实现的传统模拟带通滤波器相比, 开关电容带通滤波器能较好地将磁通门传感器中的二次谐波进行选择并放大。

关键词: 磁通门; 选频放大电路; 开关电容滤波器; 双二阶

中图分类号: TN722.1; TP212.13

文献标识码: A

Design of a frequency selective amplifier circuit used in fluxgate

CUI Zhi-jun

(Ankang University, Ankang Shaanxi 725000, China)

Abstract: Frequency selective amplifier circuit is a multiple loop feedback bandpass filter, which consists of one operational amplifier, resistors and capacitors in the signal processing circuit of traditional fluxgate. Although it bears the advantages of simple structure, high reliability and low cost, it is difficult for the resistors and capacitors in the circuit to be integrated due to their large numerical values. For the purpose of miniaturization, basing on the existing fluxgate probe model in Hspice, this paper presents a bandpass switched-capacitor filter employing cascaded biquad module to realize the function of frequency selection and amplification. The application of complementary switching technology and dynamic range scaling technology has improved the accuracy of the filter. The simulation results based on Hspice show that the proposed bandpass switched-capacitor filter can select and enlarge the harmonic wave much more better than the traditional analog bandpass filter implemented by CMOS technology under 3 V power supply.

Key words: fluxgate; frequency selective amplifier circuit; switched-capacitor filter; biquad

磁通门是一种具有很好综合性能的测量弱磁场传感器。其工作原理如图 1 所示^[1], 晶体振荡器的输出经分频后得到两个频率成 2 倍关系的信号 f_0 和 $2f_0$ 。 f_0 经波形转换电路转换成正弦波或三角波激励磁通门传感器。传感器的输出信号经历前置放大器、选频电路后得到二次谐波信号, 经相敏整流后得到表示被测磁场大小的直流信号, 可以看出磁通门传感器的处理电路相对复杂, 有必要设计专用的处理电路以方便用户使用。该处理电路中的选频放大电路设计, 需考虑便于集成, 且有较好的增益稳定度。

1 选频放大电路

磁通门选频放大电路通常由带通滤波器来实现, 设计滤波器时必须充分考虑其信号增益的稳定度, 不能过分追求滤波效果, 品质因数不能过高, 避免出现振荡或不稳定^[2]。通常采用的电路是由 R、C 和运算放大器组成的多环反馈性二阶带通滤波器, 如图 2 所示。

收稿日期: 2011-05-06; 修回日期: 2011-06-28

基金项目: 安康学院重点学科支持资助项目(AYZD201001); 安康学院高层次人才科研专项资助项目(AYQDZR201114); 安康学院大学生科技创新资助项目(2011AKXYDXS01)




Fig.1 Diagram of fluxgate open-loop system (from literature [1])

图1 磁通门开环系统原理图(文献[1])

近年来随着 MEMS 技术和集成电路工艺的发展,磁通门传感器的微型化已经成为一种发展趋势。而图 2 中的电阻和电容取值较大,而大电容或大电阻在集成电路中将会占用大量的芯片面积,可见多环反馈性带通滤波器电路是不易于集成的。必须设计一种新的电路,在满足对磁通门传感器信号选频放大的同时,实现磁通门的微型化。

目前,集成模拟滤波器的设计方法主要有两类:时序滤波器(Gm-C)和开关电容滤波器(Switched-Capacitor Filter, SCF)。Gm-C 滤波器能够应用到较高的频率,其传输函数系数由跨导和电容值决定,但精度较差,失真较为严重,通常需要调谐电路;开关电容滤波器电容的比率可以做得很精确^[3],能以较小的电容实现较大的电阻,减小电路面积。且激励电源频率为 1 kHz,带通滤波器中心频率约为 2 kHz,品质因数 Q 为 6,所以本文采用开关电容方法设计了一种双二阶级联 SCF 带通滤波器。




Fig.2 Traditional analog frequency selective amplifier

图2 传统的模拟选频放大电路

2 梯度、能量和方差对图像融合结果的影响

2.1 开关电容滤波器原理

图 3 是一个简单的开关电容电路^[4],其中 \$\phi_1, \phi_2\$ 为两相不交叠的时钟,频率均为 \$f_s\$。\$\phi_1\$ 状态时, \$C\$ 充电到 \$V_1\$; \$\phi_2\$ 状态时, \$C\$ 放电到 \$V_2\$, 传输的电荷为 \$C(V_1 - V_2)\$, 平均电流为: \$I = C(V_1 - V_2)/T_s\$, 可等效为一个电阻 \$R = T_s/C\$, 若时钟频率为 100 kHz, 电容为 1 pF, 可以等效为一个阻值为 10 MΩ 的大电阻。

图 4 为一个低 Q 二阶开关电容滤波器^[5]以及等效信号流图。根据梅森公式可得电路的传输函数为:

$$H(z) = \frac{V_{out}(z)}{V_{in}(z)} = -\frac{M_2 z^2 + (M_1 M_5 - 2M_2)z + M_2}{(M_4 + 1)z^2 + (M_3 M_5 - M_4 - 2)z + 1} \quad (1)$$

根据上面传递函数与滤波器的品质因数 Q 和中心频率 \$\omega_0\$ 的关系,在时钟(周期为 \$T\$)采样频率远大于 \$\omega_0\$ 时,可以得出:

$$M_4 \approx \omega_0 T / Q, M_3 \approx M_5 \approx \omega_0 T, Q \approx \sqrt{M_3 M_5} / M_4 \quad (2)$$

根据滤波器设计参数要求即可得到电容的比值。

2.2 双二阶级联带通滤波器的实现

本文中选用椭圆滤波器原型实现,椭圆滤波器阶数(\$n=4\$)较低,结构简单,易于实现,且能满足设计要求。在 Matlab 中仿真得出滤波器设计指标的 \$z\$ 域理想传输函数为:

$$H(z) = \frac{0.0372(z^2 - 1.927z + 1)(z^2 - 0.5387z + 1)}{(z^2 - 1.638z + 0.9077)(z^2 - 1.42z + 0.8832)} \quad (3)$$

然后将传输函数进行分解来实现低阶滤波器的级联,即将极点和零点进行配对。零极点配对的一般原则为: \$z\$ 平面上最靠近单位圆的极点拥有最高的优先级,应同最为靠近它的零点首先配对,依次类推^[5]。得出以下 2 个双二阶传输函数和 Q 值:




Fig.3 A simple switched-capacitor circuit

图3 简单的开关电容电路




Fig.4 Diagram of low-Q second-order SCF and its signal flow

图4 低 Q 二阶 SCF 及其信号流图

$$\begin{cases} H_1(z) = \alpha_1 \frac{z^2 - 0.5387z + 1}{z^2 - 1.42z + 0.8832}, & (Q_1 = 5.9343) \\ H_2(z) = \alpha_2 \frac{z^2 - 1.927z + 1}{z^2 - 1.638z + 0.9077}, & (Q_2 = 5.6718) \\ \alpha_1 \alpha_2 = 0.0372 \end{cases} \quad (4)$$

每个双二阶滤波器的频率响应如图 5 所示。

因为只有两级传输函数, 且其 Q 值均较低, 所以二阶滤波器的排序为 $H_1(z) \rightarrow H_2(z)$ 即可, 得到此双二阶开关电容带通滤波器的原理图, 如图 6 所示。使用时在滤波器的前端接采样保持电路, 滤波器的后端接平滑滤波输出即可。

在 Matlab 中计算得出各级的初始电容:

第 1 级, $C_{11}=2.0168 \text{ pF}$, $C_{12}=0.7246 \text{ pF}$, $C_{13}=0.7246 \text{ pF}$, $C_{14}=0.1323 \text{ pF}$, $C_{15}=1 \text{ pF}$, $C_{16}=1 \text{ pF}$, $C_{17}=1 \text{ pF}$; 第 2 级, $C_{21}=0.1337 \text{ pF}$, $C_{22}=0.5453 \text{ pF}$, $C_{23}=0.5453 \text{ pF}$, $C_{24}=0.1017 \text{ pF}$, $C_{25}=1 \text{ pF}$, $C_{26}=1 \text{ pF}$, $C_{27}=1 \text{ pF}$ 。

总电容和为 10.9243 pF , 最大电容比为 19.83。使用动态范围定标技术对每个运放的输出电压幅值进行缩放, 使得所有运放能够在同样的输入电平下饱和, 从而 SCF 能够在尽可能大的输入动态范围内工作。

定标之后, 第 1 级, $C_{11}=0.843 \text{ pF}$, $C_{12}=0.5 \text{ pF}$, $C_{13}=3.317 \text{ pF}$, $C_{14}=0.5 \text{ pF}$, $C_{15}=2.289 \text{ pF}$, $C_{16}=0.836 \text{ pF}$, $C_{17}=0.843 \text{ pF}$; 第 2 级, $C_{21}=0.5 \text{ pF}$, $C_{22}=3.094 \text{ pF}$, $C_{23}=3.209 \text{ pF}$, $C_{24}=0.5 \text{ pF}$, $C_{25}=1.962 \text{ pF}$, $C_{26}=6.794 \text{ pF}$, $C_{27}=4.915 \text{ pF}$ 。定标后, 总电容为 33.039 pF , 最大电容比为 12.066。

2.3 SCF 中开关与运放的设计

简单开关由单个 NMOS 管构成, 当 NMOS 管导通时, 由于二氧化硅与硅界面沟道的存在, 会存储电荷, 这样当其截止时, 电荷会通过 NMOS 管的源端和漏端流出, 这种现象称为“沟道电荷注入^[6]”。当采用单管开关时势必会引入误差^[7], 为此本文开关的设计采用了一种较为经典的互补型开关, 如图 7。它将 NMOS 管和 PMOS 管结合起来, 相反的电荷量在沟道相互注入, 电荷抵消, 从而降低沟道电荷注入效应。

SCF 电路中运放的失调电压、增益和带宽都会影响滤波器的性能^[8], 因此本文设计了一种跨导恒定的轨对轨运放^[9]。3 V 工作电压下用 Hspice 仿真, 开关增益为 113 dB, 单位增益带宽为 10 MHz, 直流失调电压为 1 mV, 共模抑制比为 85 dB。

3 仿真结果

在 $0.6 \mu\text{m}$ BiCMOS 工艺下, 用 Hspice 软件对所设计的双二阶带通 SCF 进行了仿真验证, 仿真在全典型状态下进行, 全典型状态即 MOS 管、电容、电阻和三极管均为典型状态, 仿真时采用 3 V 单电源供电。

图 8 为本文设计的带通 SCF 滤波的幅频特性。可以看出此滤波器的中心频率约为 2.2 kHz, 增益约为 15 dB。由于开关和运放对开关电容滤波器的影响, 滤波器的幅频特性比理想传输函数的幅频特性稍差。

图 9 最上边为磁通门探头 Hspice 模型^[10]的输出信号, 激励信号为 1 kHz, 中间为 CMOS 技术实现的传统模拟带通滤波器输出, 电路用跨导恒定的轨对轨运放实现。最下边为本文设计的开关电容带通滤波器输出。从图 9




Fig.5 Frequency response of each biquad filter

图 5 每一级双二阶滤波器的频率响应




Fig.6 Schematic of the proposed and-pass SCF

图 6 本文实现的带通 SCF 的原理图




Fig.7 Complementary channel switch for reducing the charge injection effect

图 7 降低沟道电荷注入效应的互补型开关

中可以看出, CMOS 技术实现的传统模拟带通滤波器中电阻、电容值较大, 寄生现象较严重, 选频出来二次谐波(频率为 2 kHz)信号误差较大, 加之占用电路面积较大, 不易集成; 双二阶级联 SCF 带通滤波器的输出误差较小, 基本可以满足选频放大电路的设计指标要求。




Fig.8 Frequency response of the proposed band-pass SCF
图 8 文中提出的带通 SCF 频率响应




Fig.9 Simulation results comparison
图 9 仿真结果对比

4 结论

采用电阻、电容和运放组成的选频放大电路成本低, 原理简单易懂, 易于实现, 是实际应用中的经典电路。但是它不易集成, 不适用于磁通门的微型化。本文中提出了采用技术相对成熟的开关电容滤波器实现磁通门选频放大功能的方法, 设计了一种双二阶级联带通 SCF, 较好地实现了对磁通门探头信号的选频放大, 满足了磁通门微型化的应用需求。

参考文献:

- [1] 张学孚, 陆怡良. 磁通门技术[M]. 北京: 国防工业出版社, 1995. (ZHANG Xuefu, LU Yiliang. Fluxgate technology[M]. Beijing: National Defence Industry Press, 1995.)
- [2] 林莉. 基于双二阶的 CMOS 集成 SC 滤波器的研究和设计[D]. 武汉: 华中师范大学, 2004. (LIN Li. Research and design of CMOS integrated SC filter based on two second-order[D]. Wuhan: Central China Normal University, 2004.)
- [3] Willy M C Sansen. Analog design essentials[M]. [S.l.]: Springer, 2007: 335-336.
- [4] Liu Mingliang. Demystifying switched-capacitor circuits[M]. [S.l.]: Elsevier, 2006: 29-103.
- [5] Martin K, Sedra A S. Exact design of switched-capacitor bandpass filters using Coupled-biquad structures[J]. IEEE Trans. on Circuits and Systems, 1980: 469-478.
- [6] Beazad Razavi. 模拟 CMOS 集成电路设计[M]. 陈贵灿, 程军, 张瑞智, 等译. 西安: 西安交通大学出版社, 2003. (Beazad Razavi. Design of Analog CMOS Integrated Circuits[M]. Translated by Chen Guican, Cheng Jun, Zhang Ruizhi, et al. Xi'an: Xi'an Jiaotong University Press, 2003 (in Chinese).)
- [7] McCreary J, Gray P R. All MOS charge redistribution analog-to-digital conversion techniques-Part 1[J]. IEEE Journal of Solid-State Circuits, 1975, 10(6): 371-379.
- [8] Temes G C. Finite amplifier gain and bandwidth on the performance of switched-capacitor filters[J]. IEEE Journal of Solid-State Circuits, 1980, 15(3): 358-361.
- [9] Coban A L, Allen P E. A low voltage CMOS Op Amp with rail to rail constant gm input stage and high gain output stage[C]// Proc. 1995 IEEE International Symposium on Circuits and Systems. Washington: [s.n.], 1995: 1548-1551.
- [10] 叶侃. 磁通门传感器 Hspice 建模中激励和响应回路研究[D]. 西安: 西北工业大学, 2010. (YE Kan. The study of fluxgate sensor excitation and response in the Hspice circuit model[D]. Xi'an: Northwestern Polytechnical University, 2010.)

作者简介:



崔智军(1978-), 男, 陕西省渭南市人, 硕士研究生, 讲师, 主要研究方向为微电子、数模混合集成电路. email: cuizj_163@163.com.