2016年12月

文章编号: 2095-4980(2016)06-0972-05

一种抗辐射高压 MOSFET 驱动器的设计

王 鹏,徐 青,杭 丽,付晓君

(中国电子科技集团公司 第24研究所, 重庆 400060)

摘 要: 在航天和核物理技术中对抗辐射高压功率电路的需求也越来越强烈。介绍了一种抗辐射高压金属氧化物半导体场效应管(MOSFET)驱动器的设计,该电路基于 0.5 μm 双极-互补金属氧化物半导体-双重扩散金属氧化物半导体(BCD)工艺研制,采用特殊的线路结构,并通过版图设计对闩锁效应、场区和电参数进行抗辐射加固,抗总剂量辐射效应可达到 300 krad(Si)。同时,该电路工作电压可达 40 V,兼容逻辑门电路(TTL)/互补金属氧化物半导体(CMOS)输入,输出峰值电流 1.5 A,可广泛用于航天、核物理实验装备等功率驱动部位。

关键词:抗辐射加固;金属氧化物半导体场效应管驱动器;高压集成电路(IC);双极-互补金属氧化物半导体-双重扩散金属氧化物半导体工艺

中图分类号:TN78 文献标志码:A doi:10.11805/TKYDA201606.0972

A design of radiation hardening high-voltage MOSFET driver

WANG Peng, XU Qing, HANG Li, FU Xiaojun

(Sichuan Institute of Solid-State Circuits, China Electronics Technology Group Corp., Chongqing 400060, China)

Abstract: With the development of space technology and nuclear physics technology, the demand of high voltage power circuit is becoming stronger and stronger. A design of an anti-radiation high voltage Metal-Oxide-Semiconductor Field-Effect-Transistor(MOSFET) driver is presented. The circuit is designed based on 0.5 m BCD(namely Bipolar-Complementary Metal Oxide Semiconductor(CMOS)-Double-Diffused Metal-Oxide Semiconductor(DMOS) technique. The circuit adopts special structure and the layout design for radiation hardening the latch up effect, the field area and electrical parameters. The 300 krad(Si) is used for the design of the circuit. The working voltage of the circuit can reach 40 V, and it is compatible with Transistor-Transistor Logic(TTL)/CMOS input. The output peak current is 1.5 A. It can be widely used in aerospace and nuclear physics experiments and other power driving parts.

Keywords: radiation hardening; Metal-Oxide-Semiconductor Field-Effect-Transistor Driver; highvoltage Integrated Circuit; Bipolar-Complementary Metal Oxide Semiconductor-Double-Diffused Metal-Oxide, Semiconductor

近年来,随着空间技术和核物理技术的发展,各种电子设备已经广泛用于我国人造卫星、运载火箭和核物理 试验装备中。电子设备中的元器件不可避免地会处于空间辐射和核辐射等强辐射应用环境中,各种辐射效应会对 元器件的性能产生不同的影响,对电子设备在辐射环境的长期工作可靠性产生极大危害。

金属氧化物半导体场效应管(MOSFET)驱动器为常用的电子元器件,多用于设备的功率驱动、电源模块等, 起着驱动后级 MOSFET 的作用。该电路采用双极-互补金属氧化物半导体-双重扩散金属氧化物半导体(BCD)工 艺制造,电路内部大部分由低压半导体金属氧化物(MOS)管和高压横向扩散金属氧化物半导体(Lateral Double diffusion Metal Oxide Semiconductor, LDMOS)晶体管组成,辐射环境中的质子、电子、中子以及高能射线会使 得金属半导体(MOS)器件的栅氧化层中引入大量的氧化层电荷和界面电荷,从而使得 MOS 器件的电参数发生变 化,主要是阈值的漂移、漏电流增加以及跨导下降等,MOS 器件的这些参数变化会导致电路出现不同程度的损 伤,从而使得整个电子设备发生故障。

金属氧化物半导体元器件的总剂量辐射效应会随着栅氧化层厚度的增加而越发明显,高压集成电路由于栅极 耐压的提高,导致抗辐射设计变得更加困难,而随着系统功率的增大,半导体元器件工作电压也在逐步提高,高 压抗辐射 MOSFET 驱动器具有非常广泛的应用前景。

本文基于商用 BCD 工艺,在线路设计和版图设计上采用抗辐射加固,避免使用厚栅氧化层的高压器件,使 其达到 300 krad(Si)的抗总剂量电离辐射的水平。并提出了一种抗辐射高压 MOSFET 驱动器的设计方法,并验证 了商用 BCD 工艺的抗辐射水平。

1 氧化层厚度对总剂量辐射的影响

MOS 器件的总剂量效应主 要是由氧化层陷阱电荷引起的, 而氧化层越厚,这种效应越明显。 根据相关文献所述,总剂量引起 阈值电压的漂移大约与氧化层 厚度的平方成正比^[1]。表1列举 了几条常用工艺的抗总剂量辐 射水平。

第6期

表 1 常用 上 乙 的 抗 忌 剂 重 水 半 统 计				
Table1 Statistics of radiation resistance of several processes				
feature size/µm	thickness of oxide/nm	voltage/V	radiation dose/krad(Si)	threshold voltage shift/mV
1.60	32.0	10.0	100	≤240
0.80	17.0	7.0	100	≪43
0.35	7.6	3.3	300	\leqslant 20
0.25	5.8	1.8	300	≤1

从表 1 可以看出,随着工作电压的提高,对总剂量辐射的效应越敏感。本文提出的高压 MOSFET 驱动器, 工作电压 4 V~40 V,若采用常规结构,需要栅极耐压超过 40 V 的器件,此时总剂量辐射效应对电路的阈值电压、 漏电流等参数带来很大的影响。该电路所选 BCD 工艺几种器件的典型参数见表 2。

从表 2 可以看出,该工艺的高压器件中,中型厚度的栅氧厚度已达50 nm,若选用中栅氧和厚栅氧高压器件,即使在版图设计中增加抗辐射措施,抗总剂量能力也很难达到 100 krad(Si)。所以,该电路的设计只能选用 U_{GS}耐压为 5 V 的薄栅氧高压器件。

2 电路整体设计

本文提出的抗辐射高压 MOSFET 驱 动器工作电压为 4.5 V~40 V,若采用常 规设计,不可避免地要使用厚栅氧的 MOS 管以满足最高工作电压要求。而该 电路只能选择薄栅氧的高压器件,因此, 该电路的设计重点和难点就是需要保证 电路内部所有的 U_{GS}电压不超过 5 V,同 时需要满足最高 0~40 V 的全摆幅输出^[2]。

电路整体的设计思路是高边输出管和低边输出管分别控制,利用内部基准产生的 5 V电压和 U_{DD}为-5 V的电压,将低压的逻辑部分电压限制在 0~5 V,而高边驱动器部分电压限制在 U_{DD}为5 V~-5 VU_{DD},再利用电平转换结构,将低边控制信号转换为高边输出管的控制信号,从而实现高压输出。



Table2 Typical parameters of MOS device in the BCD process			
device	thickness of oxide/nm	$U_{\rm GS}/{ m V}$	$U_{\rm DS}/{ m V}$
low voltage device	11.5	5	5
high voltage device with thin gate oxide	11.5	5	40
high voltage device with middle gate oxide	50.0	12	40
high voltage device with thick gate oxide	100.0	40	40



图 1 抗辐射高压 MOSFET 驱动器整体设计

3 输入级冗余设计

由于该电路电源电压范围较宽,为4V~40V,输入级的设计必须考虑到全电压范围内都能兼容TTL输入,

同时,还要考虑总剂量辐射效应对输入翻转阈值的 影响。

图 2 中 U_{cc}为电路内部齐纳基准产生的接近 5 V 的电压,N1为恒流源,避免输入级在中间态时产生 大电流,P2为电路提供翻转迟滞,提高噪声容限。 输入级针对总剂量效应进行了冗余设计,当电路在 总剂量辐射后,若输入级的翻转点由于 MOS 管阈值 发生变化而改变,由于输入信号直接连到 N3 的源极 和 N4 的栅极,仍然可以保证电路逻辑的正确性^[3]。

4 输出级死区设计

该电路输出电流较大,若输出级不进 行合理的死区设计,电路会在翻转时产生 较大电流,有可能会烧毁电路,同时,也 增加了单粒子闩锁效应发生的概率,所以 必须对电路进行死区设计。

输出级死区设计如图 3 所示。图 3 中, N1 为低边输出 NMOS 管,前级信号经过第 一级缓冲后,由于电阻的存在,其上升沿 变缓,同时,第 1 级缓冲后设计有施密特 触发器,对下降沿进行整形,再经过最后 1 级反相后,N1 的开启时间变缓,合理的设 计电阻值可以保证 N1 的开启在高边输出 PMOS 管的关断滞后;同时,该死区电路 没有对 N1 的关断产生影响,由于高边输出





PMOS 管有高压电平位移电路的存在,输出 PMOS 管的开启总是在 N1 关断之后,这样就可以在不用的情况下保证换相时会产生较大的共态导通电流^[4]。设计死区前后仿真对比如图 4、图 5 所示。



5 版图设计

除了在线路上采用抗辐射加固设计外,版图设计中的抗辐射加固措施同样重要,在本电路中,版图抗辐射加

固措施主要包括以下几点:

1) 保证衬底、阱电位与电源、地线的充分接触,以减小阱和衬底的寄生电阻^[5];

2) NMOS 管进行环栅处理;

3) 低压和高压 MOS 管均用双环隔离,即 NMOS 管外用 P+保护环和 N+保护环进行隔离,PMOS 管外用 N+保护环和 P+保护环进行隔离,如图 6 所示。

通过以上措施,能有效减小单粒子闩锁效应和总剂量效应对电路的影响,提高电路抗辐射能力^[6]。





Fig.6 Radiation hardened layout design of LV(left)/HV(right) MOSFET 图 6 高压(右)、低压(左)MOS 管版图抗辐射加固设计

6 电性能测试以及抗辐照试验

利用自制专用测试系统对该电路进行了电参数测试,主要测试参数为电源电流、输入高电平电压、输入低电 平电压、输出峰值电流、延迟时间等,测试结果满足指标要求。选取合格电路 3 只进行总剂量辐射试验,辐射源 采用⁶⁰Co-γ射线源,分别在 100 krad(Si),200 krad(Si),300 krad(Si)剂量点进行了移位离线测试,测试结果如表 3 所示。

从表 3 可以看出,随着辐射剂量的增加,电路漏电变大,电源电流略微增加,虽然 300 krad(Si)剂量点电源 电流比辐射试验前增加了 1 倍,但是电源电流依然在设计要求的范围以内,并且其他关键参数无明显变化,表明 该电路能达到 300 krad(Si)的总剂量水平。

Table3 Test results after radiation of high voltage driver					
parameter	supply current/mA	logic 1 input voltage/V	logic 0 input voltage/V	peak output current/A	delay time/ns
requirements	≪2	≥2.4	≪0.8	≥1.5	≤ 80
before radiating					
1	0.479 2	2.4	0.8	1.68	36
2	0.523 1	2.4	0.8	1.73	36
3	0.502 6	2.4	0.8	1.82	36
100 krad(Si)					
1	0.524 2	2.4	0.8	1.68	36
2	0.511 3	2.4	0.8	1.72	36
3	0.517 5	2.4	0.8	1.79	36
200 krad(Si)					
1	0.649 0	2.4	0.8	1.63	36
2	0.608 0	2.4	0.8	1.68	37
3	0.615 2	2.4	0.8	1.71	36
300 krad(Si)					
1	0.973 0	2.4	0.8	1.68	36
2	0.882 0	2.4	0.8	1.72	37
3	0.883 3	2.4	0.8	1.79	36

表 3 抗辐射高压 MOSFET 驱动器测试结果(电源电压 40 V) Table3 Test results after radiation of high voltage driver

7 结论

在航天技术、核试验技术大力发展的今天,对于高压抗辐射集成电路的需求越来越多,而厚栅氧高压器件又

对电路抗总剂量能力有较大的限制,目前,在国内军用领域尚无同类型的高压抗辐射产品。本文提出了一种抗辐射高压集成电路的设计方案,从线路设计和版图设计上实现了抗辐射高压集成电路的设计,验证了该 BCD 工艺 抗辐射性能,并且通过了 300 krad(Si)总剂量试验。

参考文献:

- CHEN C C,LIU S C,HWU J G. A circuit design for the improvement of radiation hardness in CMOS digital circuits[J]. IEEE Nucl. Sci., 1992,39(2):272-277.
- [2] LI Y M,WEN C B,YUAN B,et al. A high speed and power-efficient level shifter for high voltage buck converter drivers[C]// 10th IEEE Int. Conf. Sol. Sta Integr Circ Technol. Shanghai, China:[s.n.], 2010:309-311.
- [3] SCHWANK J R,SHANEYFELT M R,DODD P E,et al. Direct comparison of charge collection in SOI devices from singlephoton and two-photon laser testing techniques[J]. IEEE Trans. Nucl. Sci., 2011,53(3):820-826.
- [4] 陈志勇,黄其煜,龚大卫. BCD 工艺概述[J]. 半导体技术, 2006(9):641-644. (CHEN Zhiyong, HUANG Qiyu, GONG Dawei. Overview of BCD process[J]. Semiconductor Technology, 2006(9):641-644.)
- [5] 陈盘训. 半导体器件和集成电路的辐射效应[M]. 北京:国防工业出版社, 2005. (CHEN Panxun. Radiation Effects on Semiconductor Devices and Integrated Circuits[M]. Beijing:National Defense Industry Press, 2005.)
- [6] BI J S,ZENG C B,GAO L C,et al. Effects of metal spacing and poly-silicon layers on pulsed-laser single event transient testing[C]// IEEE International Conference on Microelectronic Test Structures(ICMTS). Udine,Italy:ICMTS, 2014:207-212.

作者简介:



王 鹏(1988-),男,重庆市人,工程师, 主要从事功率驱动集成电路设计.email: rokeywp@gmail.com. **徐 青**(1987–), 男, 云南省丽江市人, 工程师, 主要研究方向为功率驱动集成电路设计.

杭 丽(1989-),女,重庆市人,工程师,主要 研究方向为功率驱动集成电路设计.

付晓君(1978-),男,河南省安阳市人,博士, 高级工程师,主要研究方向为功率半导体设计.

2016年度《太赫兹科学与电子信息学报》优秀编委

常	青	北京航空航天大学	何小海	四川大学
胡	波	复旦大学	杨健	清华大学
张礼	字林	首都师范大学		

2016年度《太赫兹科学与电子信息学报》优秀审稿人

艾 渤	北京交通大学	冯进军	中国电子科技集团公司第12研究所
张小飞	南京航空航天大学	侯德亭	信息工程大学
余世里	上海航天电子技术研究所	陈文兰	中国电子科技集团公司第38研究所

2016年度《太赫兹科学与电子信息学报》优秀论文及作者名单

《W波段高速远距离无线实时通信》	秦超逸	复旦大学
《肝脏和肺组织的太赫兹光谱成像》	马品	中央民族大学
《基于多假设的多传感器多目标航迹关联算法》	梅玉航	92941 部队
《太赫兹准光混频器的设计与实现》	徐明明	中国空间飞行器设计总体部
《基于坐标变换的 OFDM 均衡方法》	史可显	中国电子科技集团公司第50研究所
《小型化层叠式三维 T/R 组件》	万涛	西安导航技术研究所