采用CORDIC算法设计实现数字下变频(DDC).该设计方法克服了传统的数控振荡器(NCO)查找表(LUT)大的缺点,且该算法模块同时实现数控振荡器和混频器的功能,省去了2个硬件乘法器.这种方法能够有效地提高信号处理效率,减小硬件实现的代价,通过仿真证明了该方法的有效性和高效性.最终实现的下变频模块可以工作在200 MHz的系统时钟之下,占用FPGA资源约9%.