基于DDS激励PLL宽带低杂散频率合成器
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:

伦理声明:



Frequency synthesizer with wideband and low spurious based on Direct Digital Synthesis driving Phase Locked Loop
Author:
Ethical statement:

Affiliation:

Funding:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    在微波频段,为了实现小步进、低相噪的宽带频率合成器,常采用直接数字合成(DDS)激励锁相环(PLL)的方式,但要同时实现低杂散(特别是近端杂散)则相对困难。本文基于DDS低杂散技术进行了研究,并介绍一种改进的基于DDS激励PLL技术实现的宽带频率合成器,可有效改善杂散抑制指标。设计所得到频率合成器频率范围为4 GHz~8 GHz,步进为100 kHz,杂散抑制指标可以满足全频段≤–70 dBc。

    Abstract:

    In the microwave band,a wideband frequency synthesizer with small step and low phase noise is commonly implemented by Direct Digital Synthesis(DDS) driving Phase Locked Loop(PLL). However,it is difficult to realize low spurious(especially the near-end spurious) at the same time. Based on the studies of DDS with low spurious technology,an improved wideband frequency synthesizer is introduced,which could effectively improve the spurious suppression indexes. The proposed synthesizer is provided with the frequency range from 4 GHz to 8 GHz with the stepping of 100 kHz;and its spurious suppression index is better than -70 dBc in the whole range.

    参考文献
    相似文献
    引证文献
引用本文

杨 杰,杨 光,蒋国琼,宋烨曦.基于DDS激励PLL宽带低杂散频率合成器[J].太赫兹科学与电子信息学报,2013,11(5):757~761

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
历史
  • 收稿日期:2013-05-18
  • 最后修改日期:2013-07-08
  • 录用日期:
  • 在线发布日期: 2013-11-13
  • 出版日期: