集成低势垒二极管的1.2 kV SiC MOSFET器件功耗
作者:
作者单位:

1.东南大学,集成电路学院,江苏 南京 210096;2.东南大学,国家ASIC工程中心,江苏 南京 210096

作者简介:

孙佳萌(2000-),女,在读硕士研究生,主要研究方向为SiC功率器件设计.email:jiameng_2017@163.com.
付 浩(1996-),男,在读博士研究生,主要研究方向为SiC功率半导体器件设计及可靠性研究.
刘斯扬(1987-),男,博士,教授,博士生导师,主要研究方向为功率半导体器件设计及可靠性研究.
魏家行(1989-),男,博士,副研究员,博士生导
孙伟锋(1977-),男,博士,教授,博士生导师,主要研究方向为智能功率器件及可靠性、智能功率集成电路与系统、高性能数模混合集成电路设计.

通讯作者:

刘斯扬(1987-),男,博士,教授,博士生导师,主要研究方向为功率半导体器件设计及可靠性研究. email:liusy2855@163.com

基金项目:

国家自然科学基金资助项目(62004037)

伦理声明:



Power consumption of 1.2 kV SiC MOSFET with integrated Low-Barrier Diode
Author:
Ethical statement:

Affiliation:

1.School of Integrated Circuit, Southeast University,Nanjing Jiangsu 210096,China;2.National ASIC System Engineering Research Center, Southeast University,Nanjing Jiangsu 210096,China

Funding:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    针对SiC金属-氧化物半导体场效应晶体管(MOSFET)在功率模块续流过程中引起的高续流损耗问题,提出集成低势垒二极管的SiC MOSFET(LBD-MOS)结构。对LBD-MOS和传统的SiC MOSFET(CON-MOS)在相同面积下的总功耗进行研究,仿真结果表明,LBD-MOS的续流压降UF为1.6 V,比CON-MOS降低了50%;LBD-MOS的开关损耗Eswitch为187.3 μJ,比CON-MOS降低了6%;在工作频率为10 kHz,占空比为50%的工作条件下,LBD-MOS的总功耗比CON-MOS降低了22.6%。LBD-MOS适用于续流占比高于50%、开关频率不高于1 MHz的工作条件。

    Abstract:

    To address the issue of high freewheeling losses caused by SiC Metal-Oxide-Semiconductor Field-Effect Transistors(MOSFETs) during the freewheeling process in power modules, an integrated Low-Barrier Diode SiC MOSFET(LBD-MOS) structure is proposed. The total power consumption of LBD-MOS and the conventional SiC MOSFET(CON-MOS) under the same area is investigated. Simulation results show that the freewheeling voltage drop(UF) of LBD-MOS is 1.6 V, which is 50% lower than that of CON-MOS; the switching loss (E_switch) of LBD-MOS is 187.3 μJ, which is 6% lower than that of CON-MOS. Under operating conditions with a frequency of 10 kHz and a duty cycle of 50%, the total power consumption of LBD-MOS is reduced by 22.6% compared to that of CON-MOS. LBD-MOS is suitable for applications where the freewheeling ratio is higher than 50% and the switching frequency does not exceed 1 MHz.

    参考文献
    相似文献
    引证文献
引用本文

孙佳萌,付浩,魏家行,刘斯扬,孙伟锋.集成低势垒二极管的1.2 kV SiC MOSFET器件功耗[J].太赫兹科学与电子信息学报,2025,23(4):309~316

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
历史
  • 收稿日期:2024-05-24
  • 最后修改日期:2024-06-24
  • 录用日期:
  • 在线发布日期: 2025-05-07
  • 出版日期:
关闭