2021 年 4 月 Journal of Terahertz Science and Electronic Information Technology

#### 文章编号: 2095-4980(2021)02-0244-06

# 基于树莓派的嵌入式时钟发生器

郝艳阳,苏淑靖,裴永浩,冯成林

(中北大学 电子测试技术重点实验室, 山西 太原 030051)

摘 要:针对高可靠性、高稳定性时钟源的需求,设计了基于树莓派的嵌入式时钟发生器。 选用3B+型树莓派嵌入式控制平台和Qt开发工具,通过RS485通信总线控制ADF4356频率合成器合成目标频率。测试表明:该时钟发生器的控制平台稳定可靠,可控制ADF4356频率合成器合成 53.125~6 800 MHz范围内的频率,过渡时间<100 ps,均方根抖动<5 ps,可为更多功能时钟发生仪 器的设计实现提供必要支持。

关键词:频率合成; RS485 通信; 树莓派控制平台; Qt Creator 工具
 中图分类号: TN98
 文献标志码: A
 doi: 10.11805/TKYDA2020328

# Embedded clock generator based on Raspberry Pi

HAO Yanyang, SU Shujing, PEI Yonghao, FENG Chenglin

(National Key Laboratory of the Electronic Measurement Technology, North University of China, Taiyuan Shanxi 030051, China)

**Abstract:** Aiming at the requirement of high reliability and high stability clock source, an embedded clock generator based on Raspberry Pi is designed. Using 3B+ Raspberry Pi embedded control platform and Qt development tool, ADF4356 frequency synthesizer is controlled by RS485 communication bus to synthesize target frequency. The test results show that the control platform of the clock generator is stable and reliable. It can control the ADF4356 frequency synthesizer to synthesize the frequency in the range of 53.125-6 800 MHz, the transition time is less than 100 ps, and the RMS jitter is less than 5 ps, which provides some practical support for the design and implementation of more functional clock generators.

Keywords: frequency synthesis; RS485 communication; Raspberry Pi control platform; QT Creator

时钟发生器是构成现代电子系统的重要部分,其频率分辨力、过渡时间、抖动等指标直接影响雷达、导航、 电子对抗等系统的性能<sup>[1-2]</sup>。在雷达测量系统中,高精确度的时钟源可使雷达系统的测量精确度得到提高;在电 子对抗系统中,过渡时间小的时钟源可提升系统的响应速度;在导航领域,低抖动的时钟源可减小误码率,提高 系统灵敏度。因此研制高性能时钟发生器具有广泛的使用价值。

随着数字化、智能化技术的发展以及物联网技术的成熟,嵌入式技术得到了迅速的发展及广阔的应用空间<sup>[3]</sup>, 将嵌入式系统用于智能仪器设备开发已成为仪器发展的趋势。相较于通用计算机,嵌入式系统消除了冗余,可做 到专机专用,性能稳定,功能可靠<sup>[4]</sup>。针对上述实际应用需求,本文设计了以嵌入式系统为核心的 3B+型树莓派 作为控制平台的时钟发生器。3B+型树莓派内部集成了通用异步收发传输器、集成电路总线、串行外设接口、通 用串行总线接口,用户可根据需求选择任一接口与被控对象进行通信。由于其使用四核 Cortex-A53 作为处理器, 适用于复杂算法的计算处理,可满足时钟发生器对高精确度、强实时性控制算法的需求。

#### 1 时钟发生器组成结构

如图 1 所示,嵌入式时钟发生器主要由 3B+型树莓派嵌入式控制平台、串口通信模块和时钟发生模块组成。 用户通过控制平台的人机交互界面,对时钟发生器输出时钟信号的参数进行设置;嵌入式控制平台获取界面的设 置参数,将其转换为时钟发生模块可识别的数据、地址和指令,通过串口总线发送至时钟发生模块的控制节点,

245

控制时钟发生模块产生用户所需的时钟信号。基于树莓派的控制软件提供交互性强的可视化人机交互界面,实时显示时钟发生模块的关键运行参数及其寄存器的状态值。



Fig.1 Overall structure diagram of clock generator 图 1 时钟发生器整体结构框图

# 2 时钟发生器的硬件设计

#### 2.1 时钟发生模块

如图 2 所示,时钟发生模块由频率合成器、时钟源、控制器与环路滤波器组成。频率合成器选用具有锁相环(Phase Locked Loop, PLL)结构<sup>[5]</sup>的频率合成芯片 ADF4356,该芯片 具有一个输出频率范围为 3 400~6 800 MHz 的压控振荡器



Fig.2 Block diagram of clock generator module 图 2 时钟发生模块结构框图

(Voltage-Controlled Oscillator, VCO), VCO 输出的频率经过输出分频器,最终可生成 53.125~6 800 MHz 范围内的频率。ADF4356 芯片具有 52 位模数的Σ-Δ调制器、极低的相位噪声基底。当 ADF4356 配合外部环路滤波器 及时钟源一起工作时,可使 PLL 进行分数或整数分频。选用 10 MHz 恒温晶体振荡器(OCXO-IQOV-164-4)作为 ADF356 的参考源,为其提供参考时钟。选用 STM32 控制器通过 SPI 总线对 ADF4356 的频率合成参数进行配置。

环路滤波器在锁相环路中起重要作用,可将电荷泵(Charge Pump, CP)输出的电流信号转换为控制 VCO 振荡的电压信号,并滤掉 CP 产生的高频输出分量,确保锁相环路的稳定输出。结合无源滤波器额外引入噪声小、易于实现的特点及其阶数对锁相环稳定性的影响<sup>[6-8]</sup>,将环路滤波器设计为三阶无源低通滤波器。

时钟发生模块的电路原理图如图 3 所示,可选择 RFOUTA,RFOUTB 任意一路差分输出作为 ADF4356 芯片的 输出。CP 的输出 CPOUT 经过环路滤波器滤掉前级不期望的噪声与杂散后,送入 VTUNE 控制 VCO,得到所需 时钟信号。环路滤波器由 *R*<sub>10</sub>,*R*<sub>7</sub>,*C*<sub>10</sub>,*C*<sub>11</sub>,*C*<sub>12</sub>组成,通过仿真确定其截止频率为 70 kHz,相位裕度为 45°。通过理 论计算可求得 *R*<sub>10</sub>=10.4 kΩ,*R*<sub>7</sub>=21.1 kΩ,*C*<sub>10</sub>=45.2 pF,*C*<sub>11</sub>=615 pF,*C*<sub>12</sub>=11.6 pF。



Fig.3 Circuit schematic diagram of clock generator module 图 3 时钟发生模块电路原理图

3B+型树莓派提供 2 个通用异步收发传输器串口,分别为 mini 串口和硬件串口。mini 串口的时钟源由 CPU 内核提供,串口波特率受内核时钟影响,性能较低。硬件串口具有单个的时钟源,可靠性高,性能好<sup>[9]</sup>。因此, 使用树莓派的硬件串口完成与时钟发生模块之间的数据传输,通信过程如图 4 所示。



Fig.4 Serial communication structure of clock generator 图 4 时钟发生器串口通信结构图

电平转换芯片与控制器的串口接口相连,将 TTL 电平转换为 RS485 电平,通过 RS485 总线进行 2 个设备间 的数据传输。电平转换芯片选用 MAX3491 芯片,该芯片内部包含一个驱动器和一个接收器。驱动器受短路电流 限制,通过热关断电路将驱动器输出置于高阻态来防止功率过度损耗;接收器具有故障保护功能,可在 2 个输入 均断路时,确保输出逻辑高电平。该芯片一端连接控制终端的串口接口,另一端连接 RS485 总线,实现设备间 的数据传输。

## 3 嵌入式控制软件设计

树莓派搭载了基于 Linux 的 Raspbain 开源操作系统,该操作 系统灵活可剪裁,具有出色的速度性能与良好的用户界面,拥有 卓越的软件开发功能<sup>[10]</sup>。树莓派以库函数调用的方式对其 GPIO 进行控制,分别是以 Python 语言编写的 Python GPIO 库与以 C++ 语言编写的 Lwiring Pi 库。根据 Raspbain 操作系统的特性,采用 以 C++语言为基础的 Qt Creator 集成开发环境来实现控制软件应 用程序功能。

#### 3.1 基于 Qt 的控制软件设计

时钟发生器的控制软件主要用来实现时钟发生器输出频率 参数的设置计算及其关键运行参数显示。控制软件按功能分为人 机交互界面和数据通信两部分,软件功能如图 5 所示。

用户在人机交互界面上设置好关键参数,控制软件获取参数,将其经过控制算法精确计算,得出控制量;然后将控制量转换为 ADF4356 频率合成器所需的寄存器值,再赋予固定的帧格式,通过串口总线将数据传输给下级硬件。下级硬件接收串口数据后,发送反馈数据,控制软件检验接收到的反馈数据。若反馈数据正确,则在人机交互界面上显示控制量及 ADF4356 寄存器的状态值;反之,则重新发送数据。软件整体运行流程见图 6。

#### 3.2 控制算法实现

ADF4356芯片的内部结构以电荷泵锁相环结构为基础,附加 预分频器与输出分频器。该芯片有2种反馈模式,分别是以VCO 输出为反馈信号的模式和以输出分频器输出为反馈信号的模式。 本设计选用第2种反馈模式,其结构可简化成如图7所示。

图 7 中,  $f_{PFD}$ 为鉴频鉴相器(Phase Frequency Detector, PFD) 的输入参考频率,  $VCO_{out}$ 为 VCO 的输出频率,  $RF_{out}$ 为经过 OUT 分频器的最终输出频率, N为分频比, O为输出分频值, 其关系 式如下:

$$VCO_{\rm out} = f_{\rm PFD} \times N$$
 (1)

$$RF_{\rm out} = VCO_{\rm out} / O \tag{2}$$



OUT 分频器的分频值 O 可以选择 1,2,4,8,16,32,64 分频; N 分频器允许在锁相环的反馈路径中进行除法,根据该除法器包含的 *INT,FRAC1,FRAC2* 和 *MOD2* 值确定除法器的比例,比例关系式为:

$$N = INT + \frac{FRAC1 + \frac{FRAC2}{MOD2}}{MOD1}$$
(3)



图 7 ADF4356 结构简化图

式中: INT 为 16 位的整数值; MOD1 为一个 24 位的主模, 为固定

值 2<sup>24</sup>=16 777 216; *MOD*2 为可编程的 28 位辅助分数模(2~268 435 455),本文将其设定为固定值 268 435 455。 *FRAC*1 是主模量的分子(0~16 777 215); *FRAC*2 是 28 位辅助模量的分子(0~268 435 455)。

最终输出频率可表示为:

$$RF_{\rm out} = \left(INT + \frac{FRAC1 + \frac{FRAC2}{MOD2}}{MOD1}\right) \times f_{\rm PFD} / O$$
(4)

ADF4356 芯片內含 14 个 32 位寄存器,若要实现特定的功能,需对寄存器赋特定的值。本设计主要控制的 寄存器有:寄存器 0 控制分频比整数部分的值 *INT*;寄存器 1 控制主模量分子 *FRAC*1;寄存器 2 与寄存器 13 共 同控制辅助模量分子 *FRAC*2 与辅助分数模 *MOD*2;寄存器 6 控制输出分频值;寄存器 4 控制预分频值。当知道 输入、输出频率时,通过调用自定义的高精确度计算函数精确计算出 *INT*,*FRAC*1,*FRAC*2 的值,确保写入 ADF4356 寄存器值的正确性,从而保证时钟发生器输出目标频率。

#### 3.3 通信协议

串口通信是本设计的重要部分,只有通过正确发送接收数据,才能精确控制时钟发生器合成目标频率。Qt 对串口通信提供了专用模块 Qt Serial Port,该模块由 QSerialPort 类及 QSerialPortInfo 类组成<sup>[11-13]</sup>。QSerialPort 类主要用于对串口的相关参数进行设置,QSerialPortInfo 类主要用于检测计算机中的可用串口,并提供有关串口 的数据信息。本设计通过调用 Qt Serial Port 模块中的相关函数实现串口通信功能。

根据时钟发生器的整体设计,将有关的数据参数转换成数据包,通过串口传送至时钟发生模块,控制频率的 合成。进行数据通信时,首先对传输协议进行设定,数据包协议如表1所示。

表1 数据包协议					
Table1 Packet protocol					
field name	data format	length/bit	explain		
frame header	0x81	8	packet header		
register 0	0xXXXXXXXXX	32	the format is the same as ADF4356 register 0		
register 1	0xXXXXXXXX	32	the format is the same as ADF4356 register 1		
register 2	0xXXXXXXXXX	32	the format is the same as ADF4356 register 2		
register 4	0xXXXXXXXX	32	the format is the same as ADF4356 register 4		
register 6	0xXXXXXXXXX	32	the format is the same as ADF4356 register 6		
register 9	0xXXXXXXXX	32	the format is the same as ADF4356 register 9		
register 10	0xXXXXXXXXX	32	the format is the same as ADF4356 register 10		
register 13	0xXXXXXXXX	32	the format is the same as ADF4356 register 13		
XOR check	0xXX	8	verify that the data transmitted is correct		
end of frame	0xFF	8	end mark		

根据协议, 帧头 0x81 表示当识别到的数据为 0x81 时, 进行数据解析; 寄存器数据的位数为 32 位, 格式均与 ADF4356 频率合成器中各个寄存器的格式相同, 后 4 位为地址位, 前 28 位为数据位, 由控制软件进行计算并 对其赋值; 采用 8 位异或校验码对通信数据进行校对; 结尾 0xFF 表示数据包结束。

#### 4 测试结果与分析

使用 86100D 示波器与 N9040B 频谱仪分别对时钟发生器输出时钟信号的过渡时间、抖动及频率精确度进行测试。启动控制软件,设定输出频率为 1 802 MHz,打开串口完成控制平台与时钟发生模块之间的通信,在示波器与频谱仪上查看测试结果。测试结果如图 8~图 9 所示,当测量频率为 1 802 MHz 时,过渡时间为 55.730 ps, 抖动为 1.748 ps。





3 400 MHz,6 800 MHz 的输出时钟信号进行测试,测试

分别对 400 MHz,865 MHz,1 000 MHz,2 000 MHz,

经多次测试表明,该时钟发生器的输出频率范围 为 53.125~6 800 MHz,频率精确度高达小数点后 9 位, 过渡时间<100 ps,均方根抖动<5 ps。控制平台的反应 速度较高,控制软件操作界面友好,可以实时显示频率

80.0% Lrms Rrms 20.0% results 🕟 results measurement current mean measurement current mean 1A 56.05 ps 55.730 ps 1A 1.802 GHz 1.80270 GHz 1A 1.74 ps 1.748 ps 1A 1.802 GHz 1.8029 GHz rise time jitter[rms] frequency frequency





Table2 Test data of clock signal					
<i>f</i> /MHz	measurement frequency	transition time	jitter		
	/MHz	/ps	/ps		
400	400.000 000 001	53.367	3.395		
865	865.000 000 004	48.645	2.040		
1 000	999.999 999 998	48.610	1.885		
1 802	1 802.000 000 003	55.730	1.748		
2 000	2 000.000 000 006	48.418	1.754		
3 400	3 400.000 000 003	51.834	1.938		
6 800	6 800.000 000 007	49.945	1.875		

## 5 结论

结果如表2所示。

合成器的运行参数。

本文设计的基于树莓派的嵌入式时钟发生器,以嵌入式 3B+型树莓派为控制平台,使用 Qt Creator 开发工具 实现软件控制功能,对 ADF4356 寄存器值进行精确计算并完成数据打包处理,通过串行通信总线下发至时钟发 生模块的控制节点,确保 ADF4356 频率合成器合成目标频率。该时钟发生器树莓派控制平台具有丰富的硬件接 口,可扩展性强<sup>[14-15]</sup>,为实现更复杂、多功能的时钟发生器提供了良好的设计平台,具有一定的实际应用价值。

#### 参考文献:

- [1] 刘欣,井科学,欧阳萍. 基于 YIG 振荡器的宽带频率综合器设计[J]. 无线电工程, 2012,42(2):58-61. (LIU Xin,JING Kexue,OUYANG Ping. Study on wideband frequency synthesizer based on YTG[J]. Radio Engineering, 2012,42(2):58-61.)
- [2] 孙科,张意,廖志雄,等. 宽带细步进捷变频频率合成器[J]. 太赫兹科学与电子信息学报, 2019,17(6):1032-1035. (SUN Ke,ZHANG Yi,LIAO Zhixiong, et al. Broadband step agile fast frequency synthesizer[J]. Journal of Terahertz Science and Electronic Information Technology, 2019,17(6):1032-1035.)
- [3] 丁力,宋志平,徐萌萌,等. 基于 STM32 的嵌入式测控系统设计[J]. 中南大学学报(自然科学版), 2013,44(S1):260-265.
   DING Li,SONG Zhiping,XU Mengmeng, et al. Design of embedded measurement and control system based on STM32[J].
   Journal of Central South University(Science and Technology), 2013,44(S1):260-265.)
- [4] 施乐平,杨征宇,马宪民,等. ARM嵌入式系统综述[J]. 中国测试, 2012,38(S1):14-16. (SHI Leping, YANG Zhengyu, MA Xianming, et al. Summary of ARM-based embedded system[J]. China Measurement & Test, 2012,38(S1):14-16.)
- [5] 林鑫. 基于小数 N 分频的电荷泵锁相环研究与设计[D]. 深圳:深圳大学, 2017. (LIN Xin. Research and design of charge pump PLL based on fractional N frequency division[D]. Shenzhen, China: Shenzhen University, 2017.)
- [6] 仲冬冬. 低功耗双模小数分频锁相环的研究与设计[D]. 杭州:浙江大学, 2015. (ZHONG Dongdong. Research and design of low power dual mode fractional frequency PLL[D]. Hangzhou, China: Zhejiang University, 2015.)
- [7] KIM H J,YU C Z,LEE D S,et al. A low-power spread-spectrum clock generator with three-step frequency and VCO gain calibration for serial-ATA applications[J]. Analog Integrated Circuits and Signal Processing, 2014,78(3):843-852.
- [8] YANG W B, WANG C H, YEH S S, et al. A multiple frequency clock generator using wide operation frequency range phase interpolator[J]. Microelectronics Journal, 2013,44(8):688-695.

- [9] 郭鹏飞,温志渝,周颖,等. 基于树莓派的远程水质监测系统设计[J]. 重庆理工大学学报(自然科学), 2018,32(4):186-192.
   (GUO Pengfei,WEN Zhiyu,ZHOU Ying, et al. Design of remote water quality monitoring system based on Raspberry Pie[J].
   Journal of Chongqing University of Technology(Natural Science), 2018,32(4):186-192.)
- [10] 薛霏. 基于树莓派的储热式电锅炉自动控制系统研制[D]. 石家庄:石家庄铁道大学, 2019. (XUE Fei. Development of automatic control system for thermal storage electric boiler based on Raspberry Pi[D]. Shijiazhuang, China: Shijiazhuang Tiedao University, 2019.)
- [11] 戴巍,霍亚,马尚昌,等. Qt下基于组件的嵌入式软件框架设计及实现[J]. 计算机应用, 2016,36(Z1):257-261. (DAI Wei, HUO Ya,MA Shangchang, et al. Design and implementation of component-based embedded software framework by Qt[J]. Journal of Computer Applications, 2016,36(Z1):257-261.)
- [12] LEWIS A J,CAMPBELL M,STAVROULAKIS P. Performance evaluation of a cheap,open source, digital environmental monitor based on the Raspberry Pie[J]. Measurement, 2016(87):228-235.
- [13] 林志伟,徐冠华,吴森洋. 基于树莓派的三维打印上位机控制系统[J]. 实验技术与管理, 2019,36(6):114-118. (LIN Zhiwei, XU Guanhua,WU Senyang. 3D printing controlling system for upper computer based on Raspberry Pi[J]. Experimental Technology and Management, 2019,36(6):114-118.)
- [14] 田磊. 嵌入式 Linux 系统中基于 QT 库的应用程序设计[J]. 实验室研究与探索, 2014,33(5):84-86,115. (TIAN Lei. Design of application program of embedded Linux system based on QT[J]. Research and Exploration in Laboratory, 2014, 33(5):84-86,115.)
- [15] 于志强,温志渝,谢瑛珂,等. 基于树莓派的多参数水质检测仪控制系统[J]. 仪表技术与传感器, 2015(6):20-23,27.
   (YU Zhiqiang,WEN Zhiyu,XIE Yingke,et al. Control system for multi-parameter water quality monitor based on Raspberry Pi[J]. Instrument Technique and Sensor, 2015(6):20-23,27.)

#### (上接第 227 页)

- [5] GHARAEI N, BAKAR K A, HASHIM Z M, et al. Collaborative mobile sink sojourn time optimization scheme for clusterbased wireless sensor networks[J]. IEEE Sensors Journal, 2018, 18(16):6669-6676.
- [6] WANG Y, CHEN K. Efficient path planning for a mobile sink to reliably gather data from sensors with diverse sensing rates and limited buffers[J]. IEEE Transactions on Mobile Computing, 2018,3(7):23-31.
- [7] MA M,YANG Y. Data gathering in wireless sensor networks with mobile collectors[C]// 2008 IEEE International Symposium on Parallel and Distributed Processing. Miami,FL,USA:IEEE, 2008:1-9.
- [8] ARORA S. Polynomial time approximation schemes for Euclidean traveling salesman and other geometric problems[J]. Journal of The ACM, 1998,45(5):753-782.
- [9] SALARIAN H,CHIN K,NAGHDY F. An energy-efficient mobile-sink path selection strategy for wireless sensor networks[J]. IEEE Transactions on Vehicular Technology, 2014,63(5):2407-2419.
- [10] ZHANG R,PAN J,XIE D,et al. NDCMC: a hybrid data collection approach for large-scale WSNs using mobile element and hierarchical clustering[J]. IEEE Internet of Things Journal, 2016,3(4):533-543.
- [11] TARACHAND A, JANA P K. Energy-aware routing algorithm for wireless sensor networks[J]. Computers and Electrical Engineering, 2015,41(8):357-367.
- [12] KUMAR D P,TARACHAND A,RAO A C,et al. ACO-based mobile sink path determination for wireless sensor networks under non-uniform data constraints[J]. Applied Soft Computing, 2018,69(9):528-540.
- [13] WEN W,ZHAO S,SHANG C,et al. EAPC:energy-aware path construction for data collection using mobile sink in wireless sensor networks[J]. IEEE Sensors Journal, 2018,18(2):890-901.